Page 31 - 无损检测2025年第二期

试验研究
试验研究

DOI：10.11973/wsjc240511

基于声学显微 C 扫描检测技术的倒装集成电路

失效分析

李登科，王高凯
（中国空空导弹研究院，洛阳 471009）

摘 要：随着倒装集成电路在电子产品中的广泛应用及其失效问题的日益凸显，对其失效分析
技术的要求越来越高。研究了声学显微镜C扫描模式下换能器频率、放大器增益和倒装集成电路
芯片厚度间的关系，发现声学扫描图像清晰度随着换能器频率的增加而提升；相同频率下，芯片厚
度增加时，需提高放大器的增益来保证成像质量。此外还研究了声学显微C扫描检测技术在倒装
集成电路失效分析中的应用场景，结果表明该技术可以无损检测出倒装集成电路内部的空洞、分层
及裂纹等缺陷，完成对失效机理的准确判断。
关键词：声学扫描显微镜；倒装芯片；失效分析；分层；芯片裂纹
中图分类号：TN407；TG115.28 文献标志码：A 文章编号：1000-6656(2025)02-0001-06

Failure analysis of flip integrated circuits based on acoustic microscopy C-scan

detection technology

LI Dengke, WANG Gaokai
（China Airborne Missile Academy, Luoyang 471009, China）
Abstract: With the widespread application of flip-chip integrated circuits in electronic products and the
increasingly prominent issue of their failures, the requirements for their failure analysis technology have become
increasingly demanding. The relationship among the transducer frequency, amplifier gain, and integrated circuits
flip-chip thickness in C-scan mode of the acoustic microscope was explored. It was found that the clarity of ultrasonic
scanning images was effectively improved with the increase in transducer frequency; at the same frequency, as the chip
thickness increased, the gain of the amplifier was needed to be increased to ensure imaging quality. Furthermore, the
application scenarios of acoustic microscopic C-scan detection technology in the failure analysis of flip-chip integrated
circuits were investigated. The results indicated that this technology can nondestructively detect defects such as
voids, delamination, and cracks inside flip-chip devices, enabling accurate judgment of failure mechanisms.
Key words: scanning acoustic microscope; flip chip; failure analysis; delamination; chip crack

集成电路产业逐步进入后摩尔时代，通过降低 装芯片封装是一种先进的封装技术，可以减少芯片
半导体器件的特征尺寸来提高其性能的发展路径受 互联工艺中对引线的限制，有效降低互联线引入的
到了极大的影响，人们开始探索半导体技术的全段 信号延迟和寄生效应，极大提升微电子器件输入/输
工艺系统级创新 。封装技术是集成电路产业中极 出（I/O） 的密度和效率，已经被广泛应用于各类微电
[1]
为重要的一个环节，开始受到越来越多的关注。倒 子器件的封装 [2-3] 。随着人们对算力需求的不断提升，
超大规模集成电路已经广泛应用于各类电子产品中，
收稿日期： 2024-10-29
由于倒装集成电路结构和工艺的特殊性，此类集成
作者简介：李登科（1979—），男，硕士，高级工程师，主要从事集
电路常面临各种潜在的失效风险，因此对超大规模
成电路无损检测方向的研究工作
[4]
倒装集成电路的失效分析具有重要意义 。
通信作者：王高凯，1352457297@qq.com
1
2025 年 第 47 卷 第 2 期
无损检测